Выбор и обоснование структурной и принципиальной электрических схем

ДИПЛОМНАЯ РАБОТА НА ТЕМУ:

ВЫБОР И ОБСНОВАНИЕ СТРУКТУРНОЙ И ПРИНЦИПИАЛЬНОЙ ЭЛЕКТРИЧЕСКИХ СХЕМ

СОДЕРЖАНИЕ

1 ВЫБОР И ОБСНОВАНИЕ СТРУКТУРНОЙ И ПРИНЦИПИАЛЬНОЙ ЭЛЕКТРИЧЕСКИХ СХЕМ

1.1 Выбор структурной схемы

1.2 Выбор принципиальной электрической схемы

1.2.1 Выбор элементной базы

1.2.2 Ограничитель

1.2.3 Измеритель частоты биений

1.2.4 Частотный дискриминатор

1.2.5 Полосовой фильтр

1.2.6 Обнаружитель

1.2.7 Схема выдачи сигнала «Разрешение»

1.2.8 Схема выдачи сигнала «Исправность»

1.2.9 Коммутаторы

1.2.10 Интегратор ошибки

2 ОПИСАНИЕ И РАБОТА УСТРОЙСТВА

2.1 Описание блока ПЗК

2.2 Работа блока ПЗК

3 РАСЧЕТНАЯ ЧАСТЬ

3.1 Расчет двоичных кодов для цифровых компараторов

3.2 Расчет надежности блока

4 КРАТКОЕ ОПИСАНИЕ ОСОБЕННОСТЕЙ ТЕХНОЛОГИЧЕСКОГО ПРОЦЕССА СБОРКИ, МОНТАЖА

5 КОНСТРУКЦИЯ БЛОКА

6 БЕЗОПАСНОСТЬ И ЭКОЛОГИЧНОСТЬ ПРОЕКТА

6.1 Краткая характеристика работы

6.2 Безопасность проекта

6.2.1 Микроклимат на рабочем месте

6.2.2 Экспертиза электробезопасности

6.2.3 Экспертиза пожаробезопасности

6.2.4 Экспертиза освещенности

6.3 Эргономичность проекта

6.4 Экологичность проекта

6.4.1 Электромагнитные излучения

6.4.2 Экспертиза вентиляции

6.5 Чрезвычайные ситуации

Список литературы

1 Выбор и обоснование структурной и принципиальной электрических схем

1.1 Выбор структурной схемы

Одним из исходных данных к дипломному проекту является цифровая обработка сигнала. Принятый сигнал частоты биений необходимо оцифровать, обнаружить (т.е. опознать), выяснить величину и направление отклонения принятого сигнала от предсказанного и на основании всех этих данных сформировать управляющее напряжение, которое затем выдать на модулятор, для последующей выдачи его на индикатор высоты.

Назначение блоков прилагаемой структурной схемы приведено ниже.

Ограничитель предназначен для оцифровки приходящего аналогового сигнала частоты биений. Он преобразует синусоидальный сигнал в прямоугольные импульсы, подходящие для последующей цифровой обработки.

Измеритель частоты биений необходим для реализации дальнейшей цифровой обработки. Он преобразует сигнал частоты биений в цифровой код соответствующий длительности периода сигнала биений.

Полосовой фильтр пропускает сигнал находящийся в заданной полосе частот и позволяет определить не находится ли принятый сигнал за допустимыми пределами измерений.

Обнаружитель усредняет показания сигнала с выхода полосового фильтра и выдает сигнал «Захват», говорящий о том, что принятый сигнал действительно является сигналом данного высотомера отраженным от земной поверхности и несущим информацию о высоте полета объекта.

Схема выдачи сигнала «Разрешение» предназначена для выдачи сигнала принимающего участие в управлении прохождением сигналов с тактового генератора через коммутатор на интегратор ошибки.

Схема выдачи сигнала «Исправность» предназначена для формирования и выдачи сигнала «Исправность» на выходные клеммы блока с целью его дальнейшего использования в других блоках радиовысотомера. Выдаваемый сигнал позволяет судить о состоянии блока и говорит о правдоподобности показаний радиовысотомера.

Частотный дискриминатор оценивает знак отклонения принятого сигнала частоты биений от предыдущего. Выходной сигнал этого блока показывает: увеличилось или уменьшилось частотное рассогласование между излученным и принятым сигналами и указывает направление, в котором следует изменить крутизну модулятора для обеспечения устойчивого слежения.

Коммутатор необходим для управления режимами работы блока ПЗК и управления прохождением сигналов с тактового генератора на интегратор ошибки и выдачей сигналов на выходные клеммы блока.

Интегратор ошибки предназначен для преобразования входных сигналов с тактового генератора и частотного дискриминатора в управляющее напряжение, выдаваемое через выходные клеммы блока на модулятор для обеспечения устойчивого слежения.

1.2 Выбор принципиальной электрической схемы

1.2.1 Выбор элементной базы

Для реализации принципиальной схемы выбрана серия 564.

ИМС серии 564 – цифровые, маломощные КМОП ИС, содержат в своем составе 60 типов, различных по своему функциональному назначению: арифметические устройства, счетчики – делители, дешифраторы, триггеры, логические схемы, мультиплексоры, сдвигающие регистры и проч.

Характеристики ИС 564 /1/ :

- низкая потребляемая мощность (типовая мощность потребления на частоте 1 МГц 25 мкВт/ЛЭ);

- широкие рабочие диапазоны напряжений питания (3..15 В) и температур;

- высокая помехоустойчивость 30..45 % Ucc ;

- защита по входам;

- температурная стабильность и высокая нагрузочная способность.

Все вышеперечисленные свойства указывают на достаточную приемлемость микросхем данной серии для решения поставленной задачи.

1.2.2 Ограничитель

Принципиальная схема ограничителя приведена в приложении 1 на рисунке П1.1 .

Ограничитель построен на аналоговой ИМС 597СА3, которая удовлетворяет предъявляемым требованиям. Параметры и характеристики данной микросхемы приведены в /2/.

В схеме происходит сравнение входного сигнала с потенциалом корпуса, «нулём». В результате на выходе получается сигнал частоты биений в виде прямоугольных видеоимпульсов.

1.2.3 Измеритель частоты биений

Принципиальная схема измерителя частоты биений приведена в приложении 1 на рисунке П1.2 .

На этой схеме триггер исполняет роль коммутатора, он обеспечивает прохождение сигнала в течение времени, пока Тизм имеет значение «Лог 1».

Счетчик 1 обеспечивает формирование импульса длительностью вдвое большей периода кварцевой частоты в начале каждого периода сигнала частоты биений, а также формирование импульсов необходимых для обеспечения работы других блоков схемы.

Счетчик 2 обеспечивает измерение длительности периода частоты биений путем заполнения положительного полу периода импульсами кварцевой частоты и подсчета количества этих импульсов.

1.2.4 Частотный дискриминатор

Принципиальная схема частотного дискриминатора приведена в приложении 2.

На входы первого кода подается код с измерителя частоты биений, на входы второго кода подается опорный код эквивалентный переходной частоте Fбо. С выхода снимается сигнал, несущий информацию о знаке разности и соответственно о направлении изменения крутизны модулирующего напряжения.

1.2.5 Полосовой фильтр

Принципиальная схема полосового фильтра приведена в приложении 2.

Полосовой фильтр состоит из двух цифровых компараторов, каждый из которых производит сравнение кода частоты биений с опорным кодом верхней и нижней границы полосы соответственно. Сигналы с цифровых компараторов поступают на схему суммирования по модулю 2, сигнал с выхода которой несет информацию о нахождении сигнала относительно полосы пропускания фильтра.

1.2.6 Обнаружитель

Принципиальная схема обнаружителя приведена в приложении 3 на рисунке П3.1 .

Обнаружитель построен на базе реверсивного счетчика, направление счета которого регулируется в зависимости от попадания принятого сигнала в допустимую полосу. После накопления восьми импульсов на выходе появляется сигнал «Захват», а при накоплении импульсов до пятнадцати появляется сигнал переполнения, который, поступая на сумматор по модулю 2, запрещает дальнейшее прохождение тактирующих импульсов на вход обнаружителя.

1.2.7 Схема выдачи сигнала «Разрешение»

Принципиальная схема устройства выдачи сигнала «Разрешение» приведена в приложении 3 на рисунке П3.1 .

Схема выдачи сигнала «Разрешение» представляет собой 8-ми разрядный двоичный счетчик, производящий подсчет импульсов, поступающих с тактового генератора со знаком в зависимости от выходного сигнала обнаружителя. По достижении 128 импульсов на выходе 8-го разряда счетчика появляется сигнал «Разрешение», а по достижении 256 импульсов, сигнал с выхода перегрузки запрещает дальнейшее прохождение тактов на вход счетчика, с помощью сумматора по модулю 2.

1.2.8 Схема формирования сигнала «Исправность»

Принципиальная схема устройства формирования сигнала исправность приведена в приложении 4 на рисунке П4.1 .

Схема формирования сигнала «Исправность» представляет собой восьми разрядный двоичный счетчик, производящий подсчет импульсов Тизм. Триггер обеспечивает корректную работу схемы при установлении и снятии сигнала «Исправность». Сумматор по модулю 2 обеспечивает сброс счетчика при исчезновении сигнала «Разрешение».

1.2.9 Коммутаторы

Для обеспечения управления режимами работы в блоке предусмотрены коммутаторы. Коммутатор управления режимом выполнен на микросхеме 564КП1, а коммутатор выдачи сигналов на интегратор ошибки и выход блока на микросхеме 564ЛС2.

1.2.10 Интегратор ошибки

Принципиальная схема интегратора ошибки приведена в приложении 4 на рисунке П4.2 .

Интегратор ошибки состоит из счетчиков и ЦАП. Счетчики формируют цифровой код, который ЦАП преобразует в соответствующее управляющее напряжение. Цифровой код на выходе счетчиков зависит от подаваемой на них частоты Fт и значения сигнала крутизны ± S.

2 Описание и работа устройства

2.1 Описание блока ПЗК

Сигнал биений Fб поступает через ограничитель на первый вход триггера, на второй вход которого поступает измерительный интервал («Тизм»). Временная диаграмма сигналов приведена на рисунке 2.1.1 а,б.

При наличии импульса измерительного интервала в виде уровня «Лог 1» положительный перепад сигнала биений с выхода ограничителя устанавливает уровень «Лог 0» на втором (инверсном) выходе триггера и уровень «Лог 1» на первом выходе триггера.

Со второго выхода триггера сигнал с частотой биений поступает на первый вход счетчика 1, на второй вход которого с разъема приходит сигнал с частотой 1600 кГц .

С приходом отрицательного перепада второго импульса частоты с выхода кварцевого генератора на первом выходе счетчика 1 появляется уровень «Лог 1» , а с приходом четвертого – на втором выходе.

Уровень «Лог 1» со второго выхода счетчика 1, поступая на третий вход триггера и первый вход счетчика 2, приводит к обнулению триггера и счетчика 2. Уровень «Лог 1» со второго выхода триггера поступает на первый вход счетчика 1 и производит установку в нуль выходов счетчика 1. Таким образом на первом выходе счетчика 1 формируются импульсы длительностью, равной удвоенному периоду кварцевой частоты (рисунок 2.1.1 е) в начале каждого периода частоты биений.

С выхода 1 триггера, после его обнуления и обнуления счетчика 2 , сигнал в виде «Лог 0» поступает на третий вход счетчика 2, на второй вход которого через схему 2И-НЕ поступает частота с выхода кварцевого генератора. Счетчик 2 считает количество импульсов частоты кварцевого генератора (1600 кГц) на временном интервале (t₂ – t₃) (рис.2.1.1 д), т.е. производит дискретную оценку интервала по формуле (2.1.1):

Тб – (3,5 ± 0,5)Ткв (2.1)

где Тб - период частоты биений;

Ткв - период частоты кварцевого генератора.

Импульсы кварцевого генератора проходят на вход схемы 2И-НЕ до тех пор, пока не появится уровень «Лог 1» на выходе схемы сравнения кодов 3 и, следовательно, уровень «Лог 0» на выходе инвертора 2.

Таким образом, при длительности периода больше Тб_max прекращается дальнейшее заполнение счетчика 2. С выходов счетчика 2 (разряды 3…6) параллельный код, соответствующий длительности интервала (t₂ – t₃) поступает на входы А схем сравнения кодов 1, 2, 3.

Схема сравнения кодов 1 (ССК 1) сравнивает опорный код 1, заданный на выводы В, с кодом периода частоты биений, поступающим на выводы А .

Если период сигнала биений превышает период соответствующий переходной частоте дискриминатора Тб₀ , то на выходе ССК 1 появляется уровень «Лог 1» . Этот уровень «Лог 1», при наличии уровня «Лог 1» на выходе реверсивного счетчика, инвертируется инвертором 1 (2И-НЕ).

С выхода инвертора 1 через коммутатор 2 сигнал в виде уровня «Лог 0» выдается на выход «± S» блока. Этот сигнал определяет знак изменения крутизны модулирующего напряжения. Уровень «Лог 1» на выходе «± S» соответствует управлению в направлении уменьшения крутизны модулирующего напряжения, а уровень «Лог 0» - увеличения.

Схемы сравнения кодов 2 и 3 (ССК 2 и ССК 3) работают аналогично. На входе В ССК 2 задан опорный код 2, а на входе В ССК 3 – опорный код 3. На выходе ССК 2 появляется уровень «Лог 1», когда период сигнала биений превышает Тб_min, а на выходе ССК 3 появляется уровень «Лог 1», когда период сигнала биений превышает Тб_max. ССК 2, ССК 3, инвертор 2 и мажоритарный элемент 1 обеспечивают селекцию импульсов по длительности и формируют полосу пропускания сигнала биений. В режиме измерения высоты на входе 2 мажоритарного элемента 1 присутствует уровень «Лог 0». При этом на выходе мажоритарного элемента 1 формируется уровень «Лог 1», если частота сигнала биений находится в полосе Fб_min < Fб < Fб_max , и уровень «Лог 0», если частота сигнала биений находится за указанной полосой.

Сигнал с выхода мажоритарного элемента 1 поступает на вход «± 1» реверсивного счетчика. На вход С реверсивного счетчика через мажоритарный элемент 2 поступает последовательность импульсов Fт с выхода 1 счетчика 1. Когда на вход «± 1» реверсивного счетчика поступает уровень «Лог 1», реверсивный счетчик производит сложение («Лог 0» – вычитание) последовательности импульсов с выхода 1 счетчика 1.

Когда реверсивный счетчик накопит восемь импульсов, на его выходе 1 (выход четвертого разряда) формируется сигнал в виде уровня «Лог 1» («Быстрый захват») рисунок 2.1.2 б.

Последующее накопление импульсов до 15 приводит к появлению на выходе CR реверсивного счетчика сигнала переполнения в виде уровня «Лог 0», который поступая на второй вход мажоритарного элемента 2, запрещает прохождение импульсов Fт с выхода счетчика 1 через мажоритарный элемент 2 на вход С реверсивного счетчика. Если частота сигнала биений находится за пределами полосы Fб_min < Fб < Fб_max с выхода мажоритарного элемента 1 на вход «± 1» реверсивного счетчика поступает уровень «Лог 0», и счетчик производит вычитание последовательности импульсов Fт , подаваемой на вход С реверсивного счетчика. После того, как содержимое счетчика станет меньше семи, на выходе 1 реверсивного счетчика появляется уровень «Лог 0» (снимается сигнал «Быстрый захват»).

Сигнал «Быстрый захват» с выхода 1 реверсивного счетчика поступает на вход «± 1» схемы выдачи сигнала «Разрешение», которая представляет собой 8-разрядный реверсивный счетчик.

8-разрядный реверсивный счетчик начинает сложение последовательности импульсов, поступающих на вход С с выхода мажоритарного элемента 3. Мажоритарный элемент 3 пропускает импульсы тактовой частоты, если на его второй вход поступает уровень «Лог 1» с выхода CR схемы выдачи сигнала «Разрешение».

Когда содержимое 8-разрядного реверсивного счетчика станет больше 127 импульсов, на выходе схемы выдачи сигнала «Разрешение» ( восьмой разряд счетчика ) появляется уровень «Лог 1» (сигнал «Разрешение»). Задержка выдачи сигнала «Разрешение» относительно сигнала «Быстрый захват» равна 128 периодам частоты 2000 Гц (64 мс), см. рис. 2.1.2 в.

При наличии сигнала «Быстрый захват» 8-разрядный реверсивный счетчик заполняется до 255 импульсов, после чего прекращается подача импульсов на его вход С, т.к. на выходе CR схемы выдачи сигнала «Разрешение» появляется сигнал переполнения в виде уровня «Лог 0», который, поступая на второй вход мажоритарного элемента 3, закрывает его для прохождения импульсов со входа.

Как только сигнал «Быстрый захват» исчезает, на входе «± 1» схемы выдачи сигнала «Разрешение» появляется уровень «Лог 0». При этом счетчик начинает вычитание последовательности импульсов, поступающих на вход С. После того, как содержимое счетчика уменьшится до 127 импульсов, на выходе схемы выдачи сигнала «Разрешение» устанавливается уровень «Лог 0», т.е. сигнал «Разрешение» снимается.

Сигналы «Разрешение» и «Быстрый захват» поступают на входы 1 и 2 коммутатора 1. В зависимости от уровней этих сигналов на выход 1 коммутатора 1 пропускается частота поиска 12,5 кГц или тактовая частота Fт , а на выход 2 – импульсы «Тизм» или частота с делителя частоты 2. При уровнях сигналов «Разрешение» и «Быстрый захват» в виде «Лог 0» на выход 1 коммутатора 1 пропускается частота поиска 12,5 кГц, что соответствует режиму поиска сигнала. Если сигнал «Быстрый захват» имеет уровень «Лог 1», а «Разрешение» - «Лог 0» или «Лог 1», на выход 1 коммутатора 1 пропускается частота Fт , что соответствует режиму слежения. При уровне сигнала «Быстрый захват» в виде «Лог 0», а сигнала «Разрешение» - «Лог 1», на выходе 1 коммутатора 1 импульсы не выдаются, что соответствует режиму памяти по кольцу слежения.

При появлении сигнала «Разрешение» (уровень «Лог 1»), импульсы «Тизм» с выхода 2 коммутатора 1 поступают на первый вход схемы выдачи сигнала «Исправность». После прихода на первый вход счетчика схемы выдачи сигнала «Исправность» 64-го импульса «Тизм», на выходе устанавливается уровень «Лог 1», который назван сигналом «Исправность». Если сигнал «Разрешение» исчезает, то счетчик схемы выдачи сигнала «Исправность» по входу 3 обнуляется, а с выхода 2 коммутатора 1 на его вход 1 пропускаются импульсы с делителя частоты 2. После прихода 64-го импульса этой частоты на выходе схемы выдачи сигнала «Исправность» устанавливается уровень «Лог 0». Таким образом, сигнал «Исправность» снимается через 64 периода частоты относительно момента снятия сигнала «Разрешение». Период частоты на входе схемы выбирается из условия создания задержки на снятие сигнала «Исправность» относительно снятия сигнала «Разрешение», равной 1 -2 с, см. рис. 2.1.2 г.

Интегратор ошибки представляет собой восьми разрядный счетчик, производящий подсчет поступающих на его вход С импульсов тактовой частоты. На выходе счетчика получается цифровой код соответствующий крутизне наклона пилы управляющего напряжения. На вход «±1» счетчиков поступает сигнал отклонения крутизны модулирующего напряжения «± S».

Сигнал с интегратора ошибки поступает на преобразователь код-напряжение (ПКН). Управляющее напряжение на выходе ПКН определяется по формуле (2.1.2):

Uупр = - Uо • Кпкн, (2.1.2)

где Uупр – управляющее напряжение, В;

Uo – опорное напряжение, В;

Кпкн – коэффициент передачи ПКН.

Управляющее напряжение соответствующее нулевому коду и минимальной высоте определяется по формуле (2.1.3).

Uупр = - 60 / Нмин , В (2.1.3)

где Нмин – высота, соответствующая минимальному коду (Нмин = 10 м ).

Управляющее напряжение определяет крутизну (наклон) пилообразного напряжения на выходе аналогового интегратора.

2.2 Работа блока ПЗК

Работа блока при включении питания или отсутствии отраженного сигнала происходит следующим образом. Допустим, что при включении или отсутствии отраженного сигнала реверсивный счетчик и счетчики схемы выдачи сигнала «Разрешение» обнулены. Уровень «Лог 0» с выхода реверсивного счетчика поступает на вход 1 коммутатора 1.

Уровень «Лог 0», поступающий на вход 1 коммутатора 1, запрещает прохождение на выход 1 коммутатора 1 импульсов, поступающих на вход 3 с выхода счетчика 1, при этом на выходе 1 коммутатора 1 будут действовать импульсы с частотой 12,5 кГц, поступающие на вход 5 коммутатора 1 с входа блока. С выхода 1 коммутатора 1 импульсы частотой 12,5 кГц поступают на коммутатор 2 и на выходной контакт блока. Эта частота используется в качестве тактовой в режиме поиска сигнала, причем, поиск производится от меньших высот к большим.

При обнаружении сигнала на выходе реверсивного счетчика устанавливается уровень «Лог 1», который поступает на вход 1 коммутатора 1 и вход инвертора 1. Уровень «Лог 1» на входе 1 коммутатора 1 разрешает прохождение на выход 1 коммутатора 1 импульсов с выхода счетчика 1, поступающих на вход 3 коммутатора 1 и запрещает прохождение импульсов с частотой 12,5 кГц, поступающих на вход 5 коммутатора 1.

Таким образом, на выход 1 коммутатора 1 проходят импульсы с выхода счетчика 1 и затем, через коммутатор 2, пропускаются на выходной контакт блока.

На тактовые входы счетчиков 3 и 4 с коммутатора 2 поступают импульсы «Fт», а на знаковые - «±S». счетчики производят подсчет импульсов тактовой частоты и на их выходе образуется код. Код с выходов счетчиков поступает на входы ПКН, на выходе которого появляется напряжение управления соответствующее пришедшему коду. Управляющее напряжение с выхода ПКН выдается через выходные контакты блока на усилитель, для регулировки усиления, и модулятор.

В режиме установки высоты внешними сигналами, сигнал «Уст Н» в виде уровня «Лог 1» через преобразователь уровня подаётся на вход инвертора 3 и вход коммутатора 2, на второй вход которого подаётся сигнал с выхода инвертора 3. Это приводит к тому, что коммутатор 2 не пропускает сигналы «± S», «Fт» и «Разрешение» формируемые в блоке. На выходные контакты блока выдаются преобразованные по уровню сигналы «Уст ± S», «Уст Fт», а вместо сигнала разрешение выдается уровень «Лог 1». Изменением уровня сигнала «Уст ± S» и частоты сигнала «Уст Fт» в режиме «Уст Н» обеспечивается режим имитации выдачи выходной информации в диапазоне измеряемых высот.

3 РАСЧЕТНАЯ ЧАСТЬ

3.1 Расчет двоичных кодов для цифровых компараторов

В схемах частотного дискриминатора и полосового фильтра применены цифровые компараторы. Они сравнивают значение кода измеренной частоты с опорными кодами соответствующими переходной частоте и границам полосы пропускания.

Процедура вычисления опорного кода описывается формулой (3.1):

Кх = BIN ( Тх / Ткв ) (3.1)

где - Кх – искомый код опорной частоты;

BIN – операция преобразования в двоичный код;

Тх – период опорной частоты;

Ткв – период кварцевой частоты ( 1600 кГц ).

Переходная частота поддерживается постоянной и равной 30 кГц. Таким образом получается код переходной частоты : 00110101. Т.к. на компараторы подаются только старшие 4 разряда, то код подаваемый на компаратор выглядит так : 0011.

Верхняя частота полосы пропускания постоянна и равна 36 кГц. Код верхней границы полосы следующий : 0101100 , и следовательно на компаратор подается код 0010.

Нижняя частота полосы пропускания постоянна и равна 24 кГц. Код нижней границы полосы таков : 01000010 , значит на компаратор подается следующий код 0100.

3.2 Расчет надежности блока

Важной характеристикой любого устройства является его надежность. Надежность устройства принято оценивать по среднему времени исправной работы. Среднее время исправной работы вычисляется по формуле (3.2.1) :

Т = 1 / Λс (3.2.1)

где Т – среднее время исправной работы;

Λс – интенсивность отказов всей системы.

Интенсивность отказов всей системы зависит от интенсивности отказов каждого её элемента и вычисляется по формуле (3.2.2) :

Λс = ∑ λi (3.2.2)

где λi – интенсивность отказов i-го элемента.

Интенсивность отказов каждого из элементов системы приведена в таблице 3.2 .

Таблица 3.2